Principales características de rendimiento:

>Bajo consumo de energía: 0.8 µ Un valor típico (VBAT=3.0 V, Ta=25 ℃).

>Voltaje de trabajo: 2.7 V~5.5 V, temperatura de trabajo: -40 ℃~+85 ℃.

>Estándar IIC modo de interfaz del bus, con una velocidad máxima de 400 KHZ (4.5 V-5.5 V).

>El código BCD de entrada/salida para el año, mes, día, semana, hora, minuto, y segundo, y se puede acceder cada vez que se registra independientes a través de las direcciones.

>Año bisiesto función de ajuste automático (de 2000 a 2099).

>Opcional formato de 12/24 horas

>Construido en 7 byte de alarma registro de datos para el año, mes, día, semana, hora, minuto, y segundo, así como de 1 byte de alarma permiso de registro, hay 96 combinado modos de alarma, y hay dos interrumpir modos de salida: solo evento de alarma y periódico de alarma.La hora de la alarma se puede configurar hasta 100 años.

>Periódica de la frecuencia de interrupción de salida: 14 de pulsos de onda cuadrada de 4096Hz a 1/16 hz 1 segundo...

>Una de tres bytes, 24 bit de temporizador de cuenta regresiva con restablecimiento automático, con cuatro opcional fuentes de reloj (4096HZ, 1024HZ, 1 segundo, 1 minuto).El mínimo de tiempo es 244us, y el máximo de tiempo puede llegar a 31 de years.By el cálculo más preciso milésima de segundo nivel de los valores de temporización puede ser obtenida.

>5 tipos de interrupciones puede ser seleccionado para la salida de la INT pin y tiene 4 indicador de interrupción bits

>La incorporada en el 70 bytes universal SRAM registro puede ser utilizado para almacenar general de los datos de usuario.

>Con un controlable 32768HZ salida de onda cuadrada pin F32K, puede permitir a los/desactivar 32K de salida.

>Un sensor digital de temperatura con el built-in 8 bits de conversión de los resultados se establece para medir la temperatura de una vez cada 60 AÑOS en VDD modo y una vez cada 600 en modo de batería para ahorrar el consumo de batería.

>Construido en cristal y oscilador resonante del condensador de alta precisión del método de compensación se utiliza en el interior del chip para lograr una alta precisión de la función de temporización en un amplio rango de temperatura, con una precisión de

VDD=3.3 V).

>Con desechable o recargable de la batería de Copia de seguridad pin de entrada VBAT, su interior 3.3 V regulados circuito de carga selectiva puede cargar automáticamente la carga externa de la batería, y el built-in de carga limitación de la corriente de la resistencia puede ser seleccionado a partir de 2K OHMIOS, 5K OHM y 10K OHM.

>La incorporada en el voltaje de la batería función de detección puede leer el valor de la tensión actual de la batería (tres dígitos significativos), establece el alto y bajo de alarma de batería voltaje de valores, y la salida de las interrupciones de la INT pin.

>El chip cambia automáticamente de VDD a VBAT o de VBAT de VDD basados en diferentes voltajes.Cuando el chip detecta que la fuente principal de VDD cae por debajo de 2.4 V y la VDD es menos de VBAT, el chip vez

Está alimentado por la batería de Copia de seguridad conectado a VBAT; Cuando la VDD es mayor que VBAT o 2.4 V, el chip se alimenta de VDD. (Incorporado en el modo de alimentación indicador de bits PMF, en VDD modo)

PMF=0, PMF=1 en VBAT modo).

>Construido en 8 bytes código de IDENTIFICACIÓN, en todo el mundo un código de identificación único, establecido antes de que el chip sale de la fábrica.

>La incorporada en el IIC de autobuses de 0,5 segundos automática de la función reset (contando desde el comando de Inicio) puede evitar el problema de IIC de autobús colgando.

>Construido en tres de reloj de escritura de datos bits de protección para evitar accidental de los datos de operaciones de escritura y proteger mejor los datos.

>Integrado en el software controlable VBAT modo de IIC de bus de comunicación de la prohibición de la función (BATIC=0, IIC de comunicación está prohibida en VBAT modo; BATIC=1, IIC de comunicación está permitido en VBAT modo.El poder en el valor predeterminado

BATIC=0), evitando así el consumo de energía de batería de operación del reloj de la CPU durante la fuente de alimentación a batería, y también para evitar la salida incontrolada causada por la CPU del puerto de e/S durante la VDD poder subir y bajar de proceso

La falsa operación de escritura de el chip de reloj causada por el desorden de la señal mejora aún más la fiabilidad del chip de reloj.

>Construido en el poder en el indicador de la posición del RTCF, que es 1 cuando todas las fuentes de energía, incluyendo las baterías, se enciende por primera vez.

>La incorporada en el voltaje de la batería indicador de bajo voltaje de bits BLF está ajustado a la posición 1 cuando el voltaje de la batería está por debajo de 2,2 V.

>Construido en la parada de detección de oscilación de bits OSF, que es 1 cuando el oscilador interno deja de oscilación.

>El chip puede soportar 4KV grupo de pulso (EFT) interferencia en la evaluación de la junta de Xingweifan.

>CMOS proceso

>La forma de embalaje: SOP8 (ancho 208mil), SD3031 pin compatible con 3231.